日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 2月12日

出 願 番 号 Application Number:

特願2003-033666

[ST. 10/C]:

[JP2003-033666]

出 願 人
Applicant(s):

セイコーエプソン株式会社

特許庁長官 Commissioner,

Japan Patent Office

2003年12月 5日

今井原



【書類名】 特許願

【整理番号】 J0093438

【提出日】 平成15年 2月12日

【あて先】 特許庁長官殿

【国際特許分類】 G09F 9/30

H05B 33/04

【発明者】

Э,

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 宮澤 貴士

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】 0266-52-3139

【選任した代理人】

【識別番号】 100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

【納付金額】 21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

0100000

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電気光学装置の駆動方法及び電子機器

【特許請求の範囲】

【請求項1】 走査線と、データ線と、電気光学素子を有する画素回路と、 を備えた電気光学装置の駆動方法であって、

前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の電位とする第1のステップと、

前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走 査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン 状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介 して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印 加し、容量カップリングにより前記制御用端子の電位を第2の電位として、前記 駆動トランジスタの導通状態を設定する第2のステップと、

前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給 する第3のステップと、を含み、

前記第1のステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないことを特徴とする電気光学装置の駆動方法。

【請求項2】 請求項1に記載の電気光学装置の駆動方法において、

前記第1の電位は、前記駆動トランジスタをオフ状態とする電位であることを 特徴とする電気光学装置の駆動方法。

【請求項3】 走査線と、データ線と、電気光学素子を有する、画素回路と、を備えた電気光学装置の駆動方法であって、

前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の電位とする第1のステップと、

前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走

査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン 状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介 して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印 加し、容量カップリングにより前記制御用端子の電位を第2の電位として、前記 駆動トランジスタの導通状態を設定する第2のステップと、

前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給 する第3のステップと、を含み、

前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは、隣接していないことを特徴とする電気光学装置の駆動方法。

【請求項4】 走査線と、データ線と、電気光学素子を有する画素回路と、 を備えた電気光学装置の駆動方法であって、

前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の電位とする第1のステップと、

前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走 査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン 状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介 して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印 加し、容量カップリングにより前記制御用端子の電位を第2の電位として、前記 駆動トランジスタの導通状態を設定する第2のステップと、

前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給 する第3のステップと、を含み、

前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第2のステップ及び前記第3のステップを行う第1の副期間と、

前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前

記第2のステップ及び前記第3のステップを行う第2の副期間と を含むことを特徴とする電気光学装置の駆動方法。

【請求項5】 請求項4に記載の電気光学装置の駆動方法において、

前記第1の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、

前記第2の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止することを特徴とする電気光学装置の駆動方法。

【請求項6】 走査線と、データ線と、電気光学素子と、前記電気光学素子に接続された、第1の端子、第2の端子及び第1の制御用端子を有する第1のトランジスタとを備えた画素回路と、を含む電気光学装置の駆動方法であって、

第3の端子、第4の端子及び第2の制御用端子を有し、前記第3の端子と前記第2の制御用端子とが前記第1の制御用端子に接続された第2のトランジスタの前記第4の端子に所定電圧を印加することにより、前記第1の制御用端子の電位を第1の電位に設定する第1のステップと、

前記画素回路のスイッチングトランジスタをオン状態とする選択信号を前記走 査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン 状態となっている期間に、前記データ線及び前記スイッチングトランジスタを介 して、データに対応するデータ電圧を前記第1の制御用端子に接続された容量素 子に印加し、容量カップリングにより前記第1の制御用端子の電位を第2の電位 とし、前記第1のトランジスタの導通状態を設定する第2のステップと、

前記第1のトランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第3のステップと、を含み、

前記第1ステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないことを特徴とする電気光学装置の駆動方法。

【請求項7】 請求項6に記載の電気光学装置の駆動方法において、 前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線 と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは隣接していないことを特徴とする電気光学装置の駆動 方法。

【請求項8】 請求項6または7に記載の電気光学装置の駆動方法において

前記第1の電位は、前記第1のトランジスタをオフ状態とする電位であること を特徴とする電気光学装置の駆動方法。

【請求項9】 請求項6乃至8のいずれか一つに記載の電気光学装置の駆動 方法において、

前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第2のステップ及び前記第3のステップを行う第1の副期間と、

前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前 記第2のステップ及び前記第3のステップを行う第2の副期間と を含むことを特徴とする電気光学装置の駆動方法。

【請求項10】 請求項9に記載の電気光学装置の駆動方法において、

前記第1の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、

前記第2の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止することを特徴とする電気光学装置の駆動方法。

【請求項11】 請求項1乃至10のいずれか一つに記載の電気光学装置の 駆動方法において、

前記走査線の各々に対応して設けられた前記画素回路に含まれる前記電気光学素子は、赤色、緑色及び青色のいずれか一つの色で発光する発光素子であることを特徴する電気光学装置の駆動方法。

【請求項12】 請求項1乃至11のいずれか一つに記載の電気光学装置の

駆動方法において、

前記電気光学素子は、その発光層が有機材料で形成された有機EL素子であることを特徴とする電気光学装置の駆動方法。

【請求項13】 請求項1乃至12のいずれか一つに記載の電気光学装置の 駆動方法を用いたことを特徴とする電子機器。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、電気光学装置の駆動方法及び電子機器に関するものである。

[0002]

【従来の技術】

電気光学素子として有機EL素子を用いた表示ディスプレイの駆動方式の一つに、各有機EL素子の発光輝度を制御する複数個の画素回路をマトリクス状に配置したアクティブマトリクス駆動方式がある。

[0003]

前記画素回路は、その各々が有機EL素子に供給する駆動電流を制御するトランジスタと、そのトランジスタの導通状態を制御するデータ電圧に応じた電圧を保持する保持キャパシタとを備えている。また、画素回路は、その各々が対応する走査線を介して走査線駆動回路と電気的に接続されるとともに、対応するデータ線を介してデータ線駆動回路と電気的に接続されている。そして、走査線駆動回路が走査線を介して画素回路を選択するとともに、その選択された各画素回路にデータ線を介してデータ線駆動回路からデータ信号が供給される。

[0004]

これにより、前記画素回路に設けられた保持キャパシタに前記データ信号が書き込まれるとともに、その書き込まれた前記データ信号の大きさに応じた電圧が保持キャパシタに保持される。そして、この保持キャパシタに保持された電圧値に応じて前記トランジスタの導通状態が制御される。前記トランジスタは、その導通状態に対応した駆動電流を生成し、該駆動電流が有機EL素子に供給されることで有機EL素子の発光輝度が制御されるようになっている(例えば、特許文

献1参照)。

[0005]

【特許文献1】

国際公開第WO98/36407号パンフレット

[0006]

【発明が解決しようとする課題】

ところで、前記保持キャパシタへのデータ信号の書き込みに要する時間(以下、書き込み時間という)は、データ信号が小さいほど長くなってしまう。特に、低輝度で有機EL素子を発光させたい場合では、前記データ線等の配線容量によって保持キャパシタへのデータ信号の書き込み時間が長くなり、画像の表示に遅延を生じさせてしまう。

[0007]

そこで、本発明の目的の一つは、特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置の駆動方法及び電子機器を提供することにある。

[0008]

【課題を解決するための手段】

本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の電位とする第1のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第2の電位として、前記駆動トランジスタの導通状態を設定する第2のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子

に供給する第3のステップと、を含み、前記第1のステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。

[0009]

これによれば、データの書き込みの前に駆動トランジスタの制御用端子と、そのドレインまたはソースと電気的に接続した。そして、前記駆動トランジスタの制御用端子の電位を同駆動トランジスタの閾値電圧にまで押し上げて同駆動トランジスタをリセットするようにした。従って、画素回路のリセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。

$[0\ 0\ 1\ 0]$

この電気光学装置の駆動方法において、前記第1の電位は、前記駆動トランジ スタをオフ状態とする電位であってもよい。

これによれば、画素回路のリセットを行う特別な回路を設けることなく、駆動トランジスタの閾値電圧を補償しつつリセットする画素回路の回路構成を容易にすることができる。

[0011]

本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する、画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の電位とする第1のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタをオン状態にする選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第2の電位として、前記駆動トランジスタの導通状態を設定する第2のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第3のステップと、を含み、前記スイッチングトランジスタをオン

状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは、隣接していないようにした。

[0012]

これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。

[0013]

本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を 有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素 子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断 した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動 トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第1の 電位とする第1のステップと、前記画素回路のスイッチングトランジスタをオン 状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジス 夕が前記選択信号によりオン状態になっている期間に、前記データ線及び前記ス イッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端 子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電 位を第2の電位として、前記駆動トランジスタの導通状態を設定する第2のステ ップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子 に供給する第3のステップと、を含み、前記走査線の全てを選択することにより 規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた 画素回路について前記第2のステップ及び前記第3のステップを行う第1の副期 間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路につい て前記第2のステップ及び前記第3のステップを行う第2の副期間とを含む。

$[0\ 0\ 1\ 4\]$

これによれば、リセットを行う特別な回路を設けることなく、データ書き込み

時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。

[0015]

この電気光学装置の駆動方法において、前記第1の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、前記第2の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第1のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止するようにしてもよい。

[0016]

これによれば、前記第1の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第2の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。

[0017]

本発明の電気光学装置によれば、走査線と、データ線と、電気光学素子と、前記電気光学素子に接続された、第1の端子、第2の端子及び第1の制御用端子を有する第1のトランジスタとを備えた画素回路と、を含む電気光学装置の駆動方法であって、第3の端子、第4の端子及び第2の制御用端子を有し、前記第3の端子と前記第2の制御用端子とが前記第1の制御用端子に接続された第2のトランジスタの前記第4の端子に所定電圧を印加することにより、前記第1の制御用端子の電位を第1の電位に設定する第1のステップと、前記画素回路のスイッチングトランジスタをオン状態とする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態となっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記第1の制御用端子に接続された容量素子に印加し、容量カップリ

ングにより前記第1の制御用端子の電位を第2の電位とし、前記第1のトランジスタの導通状態を設定する第2のステップと、前記第1のトランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第3のステップと、を含み、前記第1ステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。

[0018]

これによれば、画素回路をリセットをするための特別な回路を形成することなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。

[0019]

この電気光学装置の駆動方法において、前記スイッチングトランジスタをオン 状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチン グトランジスタをオン状態とする選択信号が供給される走査線とは隣接していな いようにした。

[0020]

これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。

[0021]

この電気光学装置の駆動方法において、前記第1の電位は、前記第1のトランジスタをオフ状態とする電位であってもよい。

これによれば、前記第1の電位を制御することで画素回路をリセットすることができる。

[0022]

この電気光学装置の駆動方法において、前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第2のステップ及び前記第3のステップを行う第1の副

期間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第2のステップ及び前記第3のステップを行う第2の副期間とを含んでいてもよい。

[0023]

これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。

[0024]

この電気光学装置の駆動方法において、前記第1の副期間中は、前記走査線の うち偶数番目の走査線に対応する画素回路について、前記第1のステップを行う ことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止 し、前記第2の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素 回路ついて、前記第1のステップを行うことにより当該画素回路に含まれる前記 電気光学素子に対する電力の供給を停止するようにしてもよい。

[0025]

これによれば、前記第1の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第2の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。

[0026]

この電気光学装置の駆動方法において、前記走査線の各々に対応して設けられた前記画素回路に含まれる前記電気光学素子は、赤色、緑色及び青色のいずれか 一つの色で発光する発光素子であってもよい。

[0027]

これによれば、フルカラーの電気光学装置においても、画素回路のリセットを 行う特別な回路を設けることなく、リセットを行うことができる。 この電気光学装置の駆動方法において、前記電気光学素子は、その発光層が有機材料で形成された有機EL素子であってもよい。

[0028]

これによれば、有機EL素子を用いた電気光学装置において、その画素回路の リセットを行う特別な回路を設けることなく、リセットを行うことができる。

[0029]

本発明の電子機器は、上記記載の駆動方法を用いたことを特徴とする電子機器である。

これによれば、上記駆動方法を用いることによって、リセットを行う特別な回路を設けることなく、リセットを行うことができるので、データ書き込み時間の短縮を図ることができ、且つ、リセットを行う特別な回路を製造する必要がない分だけ表示ディスプレイの製造コストを削減することができる。

[0030]

【発明の実施の形態】

(第1実施形態)

以下、本発明を具体化した第1実施形態を図1~図4に従って説明する。

$[0\ 0\ 3\ 1]$

図1は、有機ELディスプレイ10の電気的構成を示すブロック回路図である。図2は、表示パネル部とデータ線駆動回路及び走査線駆動回路との電気的構成を示すブロック回路図である。

[0032]

図1において、有機ELディスプレイ10は、表示パネル部11、データ線駆動回路12、走査線駆動回路13、メモリ回路14、発振回路15、電源回路16及び制御回路17を備えている。

[0033]

有機ELディスプレイ10の各要素11~17は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素12~17が1チップの半導体集積回路装置によって構成されていてもよい。また、各要素11~17の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表

示パネル部 1 1 に、データ線駆動回路 1 2 と走査線駆動回路 1 3 とが一体的に形成されていてもよい。各構成要素 1 1 ~ 1 7 の全部若しくは一部がプログラマブルな I Cチップで構成され、その機能が I Cチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

[0034]

表示パネル部11は、図2に示すように、マトリクス状に配列された複数個の画素回路20を備えている。前記複数個の画素回路20の各々は、その列方向に沿って延びるm本のデータ線X1~Xm(mは自然数)と、行方向に沿って延びるn本の走査線Y1~Yn(nは自然数)とにそれぞれ接続されている。また、各画素回路20は、その発光層が有機材料で形成された有機EL素子21(図3参照)を有している。

[0035]

また、表示パネル部 1 1 は、前記走査線 Y 1 ~ Y n に平行に延設された電源線 V L を備えている。各電源線 V L は、その電源線 V L に沿って形成された前記各 画素回路 2 0 内に形成された後記する駆動トランジスタ Q d (図 3 参照)に駆動電圧 V d d を供給するための電源線である。

[0036]

データ線駆動回路12は、図1及び図2に示すように、前記制御回路17に電気的に接続されるとともに、各データ線X1~Xmを介して前記画素回路20と電気的に接続されている。

[0037]

詳述すると、データ線駆動回路12は、図2に示すように、その内部に各データ線X1~Xmに対応した数の単一ライン駆動回路12aを備えている。各単一ライン駆動回路12aは、前記制御回路17と電気的に接続し、同制御回路17から供給されるデータ線駆動信号に基づいて各データ線X1~Xmに接続された画素回路20毎のデータ電圧Vdataを作成する。そして、各単一ライン駆動回路12aは、その生成したデータ電圧Vdataを対応するデータ線X1~Xmを介して画素回路20に供給する。記駆動電圧Vddを前記データ線X1~Xmを介して画素回路20に供給する。

[0038]

そして、前記画素回路20は、前記データ電圧Vdataに応じて同画素回路20の内部状態が設定されると、これに応じて有機EL素子21に流れる駆動電流Ielの電流値を制御する。その結果、前記有機EL素子21の輝度階調がデータ電圧Vdataに応じて制御される。

[0039]

尚、本実施形態においては、前記データ線X1~Xmは、図2に示すように、 走査線駆動回路13が設けられている位置から順次第1のデータ線X1、第2の データ線X2、・・・第mのデータ線Xmの順に配置されている。

[0040]

走査線駆動回路13は、図1に示すように、前記制御回路17と電気的に接続されている。また、前記走査線駆動回路13は、前記走査線Y1~Ynを介して各画素回路20と電気的に接続している。そして、走査線駆動回路13は、前記制御回路17から供給される後記する走査制御信号SC1~SC3に基づいて複数の走査線Y1~Ynの中の1本を選択駆動して1行分の画素回路群を選択する。尚、本実施形態においては、前記走査線Y1~Ynは、図2に示すように、前記データ線駆動回路12が設けられた位置とは反対側の位置から同データ線駆動回路12が設けられた位置と向かって第1の走査線Y1、第2の走査線Y2、・・第nの走査線Ynの順に配置されている。そして、走査線駆動回路13は、本実施形態においては、前記走査制御信号SC1~SC3に応じて走査線Y1~Ynを第1の走査線Y1、第2の走査線Y2、第3の走査線Y3、・・・の順に点順次選択駆動するように設定されている。

[0041]

また、前記走査線 Y 1 ~ Y n の各々は、第1の副走査線 Y n 1 と第2の副走査線 Y n 2 と第3の副走査線 Y n 3 とから構成されている。そして、前記走査線 駆動回路 1 3 は、第1の副走査線 Y n 1 を介して同第1の副走査線 Y n 1 と接続された画素回路 2 0 に第1の走査信号 S C n 1 を供給する。また、走査線駆動回路 1 3 は、第2の副走査線 Y n 2 と接続された画素回路 2 0 に第2の走査信号 S C n 2 を供給する。さらに、走査線駆動回路 1 3



は、第3の副走査線Yn3を介して同第3の副走査線Yn3と接続された画素回路20に第3の走査信号SCn3を供給する。

[0042]

詳述すると、走査線駆動回路13は、n番目の走査線Ynに接続された各画素 回路20にデータ電圧Vdataを書き込む場合、その画素回路20と接続され た第1の副走査線Yn1にHレベル(ハイレベル)の第1の走査信号SCn1を 供給する。また、前記走査線駆動回路13は、書き込まれた前記データ電圧Vd ataを消去する場合(以下、これをリセットという)、第2の副走査線Yn2 にHレベル(ハイレベル)の第2の走査信号SCn2を供給する。さらに、走査 線駆動回路13は、書き込まれた前記データ電圧Vdataに応じた電流量を有 機EL素子21に供給する場合、第3の副走査線Yn3にHレベル(ハイレベル) の第3の走査信号SCn3を供給する。尚、本実施形態においては、前記第1 の副走査線Yn1に接続されるトランジスタ(スイッチングトランジスタQsw)はその導電型が後記するようにn型であるが、これをp型した場合では、対応 する各画素回路20にデータ電圧Vdataを書き込む場合では、Lレベル(ロ ーレベル) の第1の走査信号SCn1を供給するようにする。また、本実施形態 においては、前記第2の副走査線Yn2に接続されるトランジスタ(リセットト ランジスタQrst)はその導電型が後記するようにn型であるが、これをp型 した場合では、対応する各画素回路20をリセットする場合では、Lレベル(ロ ーレベル) の第2の走査信号SCn2を供給するようにする。同様に、本実施形 態においては、前記第3の副走査線Yn3に接続されるトランジスタ(開始トラ ンジスタQst)はその導電型が後記するようにn型であるが、これをp型した 場合では、対応する各画素回路20に書き込まれた前記データ電圧Vdataに 応じた電流量を有機EL素子21に供給する場合では、Lレベル (ローレベル) の第3の走査信号SCn3を供給するようにする。

[0043]

メモリ回路 1 4 は、コンピュータ 1 8 から供給される表示パネル部 1 1 の表示 状態を表す表示データや各種制御プログラムを記憶する。発振回路 1 5 は、基準 動作信号を有機 E L ディスプレイ 1 0 の他の構成要素に供給する。電源回路 1 6



は有機ELディスプレイ10の各構成要素の駆動電源を供給する。

[0044]

制御回路17は、前記各要素11~16を統括制御する。そして、制御回路17は、前記メモリ回路14に記憶された前記表示データ(画像データ)を、各有機EL素子21の発光の階調を表すマトリクスデータに変換する。前記マトリクスデータは、1行分の画素回路群を順次選択するための前記第1、第2及び第3の走査信号SCn1、SCn2、SCn3を決定する走査制御信号と、その選択された画素回路20群の各画素回路20に供給する前記データ電圧Vdataのレベルを決定するデータ線制御信号とを含む。そして、前記制御回路17は、前記走査制御信号を走査線駆動回路13に供給するとともに、前記データ線制御信号をデータ線駆動回路12に供給する。さらに、制御回路17は、前記発振回路15から供給される前記基準動作信号に応じて走査線Y1~Ynとデータ線X1~Xmの駆動タイミング制御を行う。

[0045]

次に、前記画素回路20の内部回路構成について図3に従って説明する。前記画素回路20の各々は、その回路構成が全て等しいので、説明の便宜上、第1のデータ線X1と第1の走査線Y1との交差部に対応して配置された画素回路20について説明する。

[0046]

画素回路20は、駆動トランジスタQd、開始トランジスタQst、スイッチングトランジスタQsw及びリセットトランジスタQrstを備えている。また、画素回路20は、カップリングコンデンサCpと保持キャパシタCoとを備えている。カップリングコンデンサCpの静電容量はC1であって、保持キャパシタCoの静電容量はC2である。

[0047]

開始トランジスタQst、スイッチングトランジスタQsw及びリセットトランジスタQrstの導電型は、それぞれ、n型(nチャネル)である。また、駆動トランジスタQdの導電型はp型(pチャネル)である。尚、本実施形態においては、開始トランジスタQst、スイッチングトランジスタQsw及びリセッ



トトランジスタQrstの導電型を、それぞれ、n型(nチャネル)とし、駆動トランジスタQdの導電型をp型(pチャネル)としたが、これに限定されるものではなく、適宜、その導電型をn型もしくはp型に変更してもよい。

[0048]

駆動トランジスタQdは、その閾値電圧がVthであるトランジスタである。 駆動トランジスタQdは、そのドレインが開始トランジスタQstのドレインに 接続されている。開始トランジスタQstのソースは有機EL素子21の陽極に 接続され、有機EL素子21の陰極は接地されている。開始トランジスタQst のゲートは、前記第1の走査線Y1を構成する第3の副走査線Y13に接続され ている。

[0049]

駆動トランジスタQdのゲートは、カップリングコンデンサCpの第1の電極 Laに接続されている。カップリングコンデンサCpの第2の電極LbはスイッチングトランジスタQswのドレインに接続されている。スイッチングトランジスタQswのソースは前記第1のデータ線X1に接続されている。前記スイッチングトランジスタQswのゲートは、前記第1の走査線Y1を構成する第1の副走査線Y11に接続されている。また、駆動トランジスタQdのゲートは、保持キャパシタCoの第3の電極Lcと接続されている。保持キャパシタCoの第4の電極Ldの電位は駆動電圧Vddに設定されている。

[0050]

前記駆動トランジスタQdのソースは駆動電圧Vddを供給する前記電源線V Lに接続されている。

前記駆動トランジスタQdのゲート/ドレイン間には、リセットトランジスタQrstが接続されている。リセットトランジスタQrstは、そのゲートが前記第1の走査線Y1を構成する第2の副走査線Y12に接続されている。前記リセットトランジスタQrstはオン状態になることで、駆動トランジスタQdのドレインと駆動トランジスタQdのゲートとが電気的に接続され、前記駆動トランジスタQdのゲートの電位VnをVdd-Vthにする。

[0051]

尚、前記第1、第2及び第3の副走査線Y11, Y12, Y13で第1の走査線Y1を構成している。

そして、このように構成された画素回路 20 は、前記開始トランジスタQst がオフ状態になるとともに前記リセットトランジスタQrstがオン状態になると、前記駆動トランジスタQdのゲートの電位 VnがVdd Vt hまで押し上げられ、リセット状態になる。このことによって、前記駆動トランジスタQdは、その閾値電圧Vt hが補償された状態になる。そして、前記電位Vdd Vt hが第1の電位として前記保持キャパシタV0 に保持される。

[0052]

また、前記画素回路 20 は、その前記スイッチングトランジスタQswがオン状態になることで、前記データ線駆動回路 12 から供給される前記駆動電圧 V d d を保持キャパシタC o 及びカップリングコンデンサC p に保持する。さらに、前記画素回路 20 は、前記データ電圧 V d a t a が供給された後、前記スイッチングトランジスタQswがオフ状態になることで、前記カップリングコンデンサC p と前記保持キャパシタC o とが容量カップリングする。その結果、前記保持キャパシタC o には、前記容量カップリングに応じた電位が第2の電位として保持される。そして、この状態で、前記開始トランジスタQstがオン状態になることによって、有機 E L 素子 E 2 1 に前記保持キャパシタE o に保持された前記第2の電位に応じた駆動電流 E l を供給する。この結果、前記有機 E L 素子 E 1 を前記データ電圧 E 0 は a t a に応じて発光させることができる。

[0053]

尚、本実施形態においては、スイッチングトランジスタQsw、開始トランジスタQst、駆動トランジスタQd及びリセットトランジスタQrstのそれぞれの導電型をn型、駆動トランジスタQdの導電型をp型としたが、これに限定されるものではなく、適宜変更してもよい。

[0054]

また、上記の電気光学素子及び制御用端子は、例えば、この実施形態においては、それぞれ有機EL素子及び駆動トランジスタQdのゲートに対応している。 更に、上記の容量素子は、例えば、この実施形態においては、保持キャパシタC 1に対応している。また、上記の選択信号は、例えば、この実施形態においては、第1、第2及び第3の走査信号SCn1, SCn2, SCn3にそれぞれ対応している。

[0055]

次に、上記のように構成された有機 E L ディスプレイ <math>1 0 の作用を前記制御回路 1 7 に基づく走査線駆動回路 1 3 の走査線 Y 1 \sim Y n の選択動作に従って説明する。尚、説明を簡単にするために、7 本の走査線 Y 1 \sim Y 7 からなる有機 E L ディスプレイ <math>1 0 を例にして説明する。

[0056]

図4は、7本の走査線 $Y1\sim Y7$ からなる有機ELディスプレイ10の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路13は主期間(17レーム期間)において、前記したように、第1の走査線 $Y1\rightarrow$ 第2の走査線 $Y2\rightarrow$ 第3の走査線 $Y3\rightarrow$ 第4の走査線 $Y4\rightarrow$ 第5の走査線 $Y5\rightarrow$ 第6の走査線 $Y6\rightarrow$ 第7の走査線 $Y7\rightarrow$ 第1の走査線Y1の順に選択制御するように予め設定されている。

[0057]

[0058]

その後、前記走査線駆動回路13は、第1の走査線Y1の第2の副走査線Y1 2→第2の走査線Y2の第2の副走査線Y22→・・・→第7の走査線Y7の第 2の副走査線Y72の順に各リセットトランジスタQrstをオフ状態にする第 2の走査信号SC2を供給する。このことによって、第1の走査線Y1と接続された画素回路20群の各画素回路20から、順次、リセットが終了する。

[0059]

[0060]

以降、前記走査線駆動回路13は、第5の走査線Y5の第2の副走査線Y52、第6の走査線Y6の第2の副走査線Y62、・・・にリセットトランジスタQrstをオン状態にする第2の走査信号SC2を順次供給すると同時に、第2の走査線Y2の第1の副走査線Y21、第3の走査線Y3の第2の副走査線Y32・・・、にスイッチングトランジスタQswをオン状態にする第1の走査信号SC11~SC73を供給する。このことにより、各画素回路20には、リセット終了後、順次、データ電圧Vdataが書き込まれる。

$[0\ 0\ 6\ 1\]$

[0062]

その後、前記走査線駆動回路 13 は、所定の期間で発光した有機 E L素子 21 を有した画素回路 20 から走査線毎に順に各開始トランジスタ Q s t をオフ状態にする第 3 の走査信号 S C n 3 を供給するとともに、各リセットトランジスタ Q r s t をオン状態にする第 2 の走査信号 S C 1 2 \sim S C 7 2 を順次供給する(第 3 のステップ)。

[0063]

その結果、第1の走査線Y1に接続された画素回路20群の各有機EL素子21、第2の走査線Y2に接続された画素回路20群の各有機EL素子21、・・・の順に、その発光を停止させることができるとともに、各画素回路20の駆動トランジスタQdの閾値電圧Vthを補償しつつリセットすることができる。

[0064]

従って、本発明の有機ELディスプレイ10は、リセットトランジスタQrs t をオン状態にする第2の走査信号SC12~SC72を供給するタイミングを制御することで、前記有機EL素子21発光期間を制御することができる。また、各画素回路20の駆動トランジスタQdのドレインとゲートとの間にリセットトランジスタQrstを接続し、リセット時に同リセットトランジスタQrstをオン状態にすることで、前記駆動電流Ielを駆動トランジスタQdのゲートに供給されて前記駆動トランジスタQdのゲートの電位Vnを押し上げてリセットをするようにした。従って、特別な回路を設けることなく画素回路20のリセットを行うことができる。その結果、製造コストを表示品質の良い有機ELディスプレイ10を提供することができる。

[0065]

前記実施形態の有機ELディスプレイ10及び画素回路20によれば、以下のような特徴を得ることができる。

(1)前記実施形態では、駆動トランジスタQd、開始トランジスタQst、スイッチングトランジスタQsw、リセットトランジスタQrst、カップリングコンデンサCp及び保持キャパシタCoで画素回路20を構成した。そして、前記リセットトランジスタQrstは、走査線駆動回路から供給される第2の走査信号SCn2に応じてオン状態になることで、前記駆動トランジスタQdのドレインとゲートとの間を電気的に接続するようにした。

[0066]

また、前記走査線駆動回路13は、第1の走査線Y1→第2の走査線Y2→第 3の走査線Y3→第4の走査線Y4→第5の走査線Y5→第6の走査線Y6→第 7の走査線Y7→第1の走査線Y1の順に選択制御することで、第1の走査線Y 1に接続された画素回路 2 0 の有機 E L 素子 2 1 を順次発光させた後、前記リセットトランジスタ Q r s t をオン状態するようにした。

[0067]

このようにすることで、駆動トランジスタQdの閾値電圧Vthを補償しつつ各画素回路20のリセットを第1の走査線Y1→第2の走査線Y2→第3の走査線Y3→第4の走査線Y4→第5の走査線Y5→第6の走査線Y6→第7の走査線Y7→第1の走査線Y1の順に行うことができる。従って、本発明の有機ELディスプレイ10は、特別な回路を設けることなく画素回路20のリセットを順次行うことができる。

(第2実施形態)

次に、本発明を具体化した第2実施形態を図5及び図6に従って説明する。尚 、本実施形態において、前記第1実施形態と同じ構成部材については符号を等し くし、その詳細な説明を省略する。

[0068]

図5は、有機ELディスプレイ10の表示パネル部11に配設される画素回路50の回路図である。図6は、画素回路50の動作を示すタイミングチャートである。

[0069]

本実施形態における電源線 V L は、データ線 X 1 ~ X m に平行して形成されている。また、本実施形態における走査線 Y 1 ~ Y n の各々は、第1の副走査線 Y n 1 と第2の副走査線 Y n 2 とから構成されている。

[0070]

画素回路50は、図5に示すように、駆動トランジスタQd、調整用トランジスタQct、スイッチングトランジスタQsw及びリセットトランジスタQrstを備えている。また、画素回路50は、保持キャパシタCoとカップリングコンデンサCpとを備えている。

[0071]

駆動トランジスタQd及び調整用トランジスタQctの導電型は、それぞれ、p型(pチャネル)である。また、スイッチングトランジスタQsw及びリセッ

トトランジスタQrstの導電型は、それぞれ、n型(nチャネル)である。

[0072]

この第2の実施形態における駆動トランジスタQdは、そのドレインが有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。駆動トランジスタQdのソースは前記電源線VLに接続されている。駆動トランジスタQdのゲートは、カップリングコンデンサCpと保持キャパシタCoと調整用トランジスタQctとにそれぞれ電気的に接続されている。

[0073]

詳しくは、前記駆動トランジスタQdのゲートは、カップリングコンデンサC pの第1の電極Laに接続されている。カップリングコンデンサC pの第2の電極Lbは、スイッチングトランジスタQswのドレインに接続されている。前記スイッチングトランジスタQswのゲートは、前記第1の走査線Y1を構成する第1の副走査線Y11に接続されている。

[0074]

また、前記駆動トランジスタQdのゲートは、保持キャパシタCoの第3の電極Lcに接続されている。保持キャパシタCoの第4の電極Ldは前記電源線VLに接続されている。さらに、前記駆動トランジスタQdのゲートは、調整用トランジスタQctのドレインに接続されている。調整用トランジスタQctのドレインは、同調整用トランジスタQctのゲートとノードNにて接続されている。また、調整用トランジスタQctのソースはリセットトランジスタQrstのソースに接続されている。リセットトランジスタQrstのドレインは前記電源線VLに接続されている。また、リセットトランジスタQrstのゲートは、第1の走査線Y1を構成する第2の副走査線Y12に接続されている。

[0075]

前記調整用トランジスタQ c t は、その閾値電圧 V t h c t が前記駆動トランジスタQ d の閾値電圧 V t h と等しくなるように設定されている。そして、本実施形態におけるリセットトランジスタQ r s t は、前記スイッチングトランジスタQ s wがオフ状態のとき、オン状態になることによって、前記ノードNでの電位 V n を V d d - V t h c t にし、その電位 V n を 初期電位 V c 1 として保持キ

ャパシタCoに保持させる。ここで、前記したように、前記調整用トランジスタQctの閾値電圧Vthctは、駆動トランジスタQdの閾値電圧Vthと等しくなるように予め設定されている。従って、前記画素回路20は、前記リセットトランジスタQrstがオン状態になることで前記駆動トランジスタQdの閾値電圧Vthを補償しつつリセットさせることができる。

[0076]

尚、前記調整用トランジスタQctの閾値電圧Vthctは、その駆動条件に応じて適宜設定してもよい。尚、前記駆動電圧Vddはデータ電圧Vdataと 比べて十分高くなるように予め設定されている。

[0077]

尚、上記の第1のトランジスタ、第1の端子、第2の端子及び第1の制御用端子は、例えば、この第2実施形態においては、駆動トランジスタQd、駆動トランジスタQdのドレイン、駆動トランジスタQdのソース及び駆動トランジスタQdのゲートにそれぞれ対応している。また、上記の第2のトランジスタ、第3の端子、第4の端子及び第2の制御用端子は、例えば、この第2実施形態においては、調整用トランジスタQctのドレイン、調整用トランジスタQctのゲートにそれぞれ対応している。

[0078]

次に、前記画素回路 50 を備えた有機 EL ディスプレイ 10 の作用を前記制御回路 17 に基づく走査線駆動回路 13 の走査線 Y1 ~ Yn の選択動作に従って説明する。尚、説明を簡単にするために、5 本の走査線 Y1 ~ Y5 からなる有機 E L ディスプレイ 10 を例にして説明する。

[0079]

図 6 は、5本の走査線 Y 1 ~ Y 5 からなる有機 E L ディスプレイ 1 0 の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路 1 3 は 1 フレーム期間において、第 1 の走査線 Y 1 → 第 2 の走査線 Y 2 → 第 3 の走査線 Y 3 → 第 4 の走査線 Y 4 → 第 5 の走査線 Y 5 → 第 1 の走査線 Y 1 の順に選択制御するように予め設定されている。



[0080]

まず、前記走査線駆動回路13は、第1~第5の走査線Y1~Y5の各第2の 副走査線Y12~Y52について、第1の走査線Y1→第2の走査線Y2→第3 の走査線Y3→第4の走査線Y4→第5の走査線Y5の順に選択駆動する。そし て、前記走査線駆動回路13は、第1の走査線Y1の第2の副走査線Y12→第 2の走査線Y2の第2の副走査線Y22→・・・→第5の走査線Y5の第2の副 走査線Y52の順に各リセットトランジスタQrstをオン状態にする第2の走 査信号SC2を供給する(第1のステップ)。

[0081]

その結果、第1の走査線 Y 1 に接続された画素回路 5 0 から、順次、各画素回路 5 0 のノードNでの電位 V n が V n = V d d - V t h c t となる。そして、前記電位 V n が初期電位 V c 1 として保持キャパシタ C o に保持されるとともに、前記初期電位 V c 1 が前記駆動トランジスタ Q d のゲートに供給される。前記調整用トランジスタ Q c t の閾値電圧 V t h c t は、前記したように、駆動トランジスタ Q d の閾値電圧 V t h と等しいので、前記駆動トランジスタ Q d はその閾値電圧 V t h が補償された状態になる。このことによって、第1の走査線 Y 1 と接続された画素回路 5 0 群の各画素回路 5 0 から、順次、リセットされる。


[0082]

その後、前記走査線駆動回路13は、第1の走査線Y1の第2の副走査線Y12→第2の走査線Y2の第2の副走査線Y22→・・・→第5の走査線Y5の第2の副走査線Y52の順に各リセットトランジスタQrstをオフ状態にする第2の走査信号SC2を供給する。

[0083]

そして、前記走査線駆動回路 13 は第 4 の走査線 Y 4 の第 2 の副走査線 Y 4 2 にリセットトランジスタ Q r s t をオン状態にする第 2 の走査信号 S C 2 を供給すると同時に、第 1 の走査線 Y 1 の第 1 の副走査線 Y 1 1 にスイッチングトランジスタ Q s w をオン状態にする第 1 の走査信号 S C 1 を供給して、データ電圧 V d a t a を対応する画素回路 2 0 に供給する(第 2 のステップ)。

[0084]



[008,5]

このことにより、各画素回路50はリセットが終了した後、順次、データ電圧・ Vdataが書き込まれる。

そして、前記走査線駆動回路 13 は、リセットが終了した画素回路 50 から順次、対応する第 2 の副走査線 Y 12 ~ Y 5 2 を介して各画素回路 5 0 の各スイッチングトランジスタ Q S W をオフ状態にする第 2 の走査信号 S C 2 を供給する(第 3 のステップ)。

[0086]

その結果、第1の走査線 $Y1\rightarrow$ 第2の走査線 $Y2\rightarrow$ 第3の走査線 $Y3\rightarrow$ 第4の 走査線 $Y4\rightarrow$ 第5の走査線 $Y5\rightarrow$ 第6の走査線 $Y6\rightarrow$ 第7の走査線Y70順に各 画素回路50内に配置された有機EL素子21が前記データ電圧Vdataに応 じて発光する。このようにして、1フレーム分の画像が表示される。

[0087]

[0088]

従って、画素回路50を備えた有機ELディスプレイ10は、対応する走査線 Ynを構成する第2の副走査線Yn2を介してリセットトランジスタQrstを



オン状態にする第2の走査信号SCn2を順次供給することによって、各画素回路50を順次リセットすることができる。その結果、特別な回路を設けることなく画素回路50のリセットを行うことができる。

(第3実施形態)

次に、第1及び第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図7に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。


[0089]

図7は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図7において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機ELディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記第1及び第2の実施形態と同様な効果を発揮する。この結果、モバイル型パーソナルコンピュータ70の書き込み時間を短縮化することができる。

[0090]

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のよう に実施してもよい。

○上記第1実施形態では、走査線駆動回路13は、第1の走査線Y1→第2の 走査線Y2→第3の走査線Y3→第4の走査線Y4→第5の走査線Y5→第6の 走査線Y6→第7の走査線Y7の順にリセットトランジスタQrstをオン状態 にする第2の走査信号SCn2を供給するようにした。そして、各画素回路20 がリセットされた後、順次、データ電圧Vdataを供給するようにした。これ を、図8に示すように、走査線駆動回路13は第1の走査線Y1→第3の走査線 Y3→第2の走査線Y2→第4の走査線Y4→第6の走査線Y6→第5の走査線 Y5→第7の走査線Y7の順にリセットトランジスタQrstをオン状態にする 第2の走査信号SCn2を供給するようにしてもよい。つまり、選択された走査 線と次に選択される走査線とが隣接しないようにすることで有機ELディスプレ イ10を飛び越し走査方式で制御するようにしてもよい。このようにすることに



[0091]

○上記第1実施形態では、走査線Y1~Y7を備えた有機ELディスプレイ1 0において、走査線駆動回路13は、主期間(1フレーム期間)に、第1の走査 線Y1→第2の走査線Y2→第3の走査線Y3→第4の走査線Y4→第5の走査 線Y5→第6の走査線Y6→第7の走査線Y7の順に垂直走査して、リセットし た後、データ電圧Vdataを各画素回路20に書き込むようにした。これを、 走査線駆動回路13は、主期間(1フレーム期間)に2つの副期間を設け、その 各副期間において垂直走査を行い、その第1の副期間では、第1の走査線Υ1→ 第3の走査線Y3→第5の走査線Y5→第7の走査線Y7といったように奇数行 の走査線を選択して、リセット及びデータ電圧Vdataの書き込みを行う。そ して、第2の副期間では、第2の走査線Y2→第4の走査線Y4→第6の走査線 Y6といったように偶数行の走査線を選択して、リセット及びデータ電圧Vda taの書き込みを行うようにしてもよい。つまり、有機ELディスプレイ10を インターレース走査方式で制御するようにしてもよい。このようにすることによ って、上記第1の実施形態の効果に加えて、リセット及び書き込み制御を走査線 毎で分散させることができるので、走査線駆動回路13の負担を低減させること ができる。

[0092]

○上記第2実施形態では、走査線Y1~Y5を備えた有機ELディスプレイ10において、走査線駆動回路13は、第1の走査線Y1→第2の走査線Y2→第3の走査線Y3→第4の走査線Y4→第5の走査線Y5→第1の走査線Y1の順にリセットトランジスタQrstをオン状態にする第2の走査信号SCn2を供給するようにした。これを、図9に示すように、走査線駆動回路13が第1の走査線Y1→第3の走査線Y3→第2の走査線Y2→第4の走査線Y4→第1の走査線Y1→第5の走査線Y5の順にリセットトランジスタQrstをオン状態にする第2の走査信号SCn2を供給するようにしてもよい。つまり、選択された走査線と次に選択される走査線とが隣接しないようにすることで有機ELディスプレイ10を飛び越し走査方式で制御するようにしてもよい。このようにするこ

とによって、上記第2の実施形態と同様の効果を得ることができる。

[0093]

○上記第1実施形態では、走査線 Y 1~ Y 5を備えた有機 E L ディスプレイ1 0 において、走査線駆動回路 1 3 は、主期間(1 フレーム期間)に、第1の走査線 Y 1→第2の走査線 Y 2→第3の走査線 Y 3→第4の走査線 Y 4→第5の走査線 Y 5の順に垂直走査して、リセットした後、データ電圧 V d a t a を各画素回路 5 0 に書き込むようにした。これを、走査線駆動回路 1 3 は、主期間(1 フレーム期間)に 2 つの副期間を設け、その各副期間において垂直走査を行い、その第1の副期間では、第1の走査線 Y 1→第3の走査線 Y 3→第5の走査線 Y 5 といったように奇数行の走査線を選択して、リセット及びデータ電圧 V d a t a の書き込みを行う。そして、第2の副期間では、第2の走査線 Y 2→第4の走査線 Y 4 といったように偶数行の走査線を選択して、リセット及びデータ電圧 V d a t a の書き込みを行うようにしてもよい。つまり、有機 E L ディスプレイ 1 0 をインターレース走査方式で制御するようにしてもよい。このようにすることによって、上記第2実施形態の効果に加えて、リセット及び書き込み制御を走査線毎で分散させることができるので、走査線駆動回路 1 3 の負担を低減させることができる。

[0094]

○上記第1実施形態では、前記保持キャパシタCoの第4の電極Ldは、駆動トランジスタQdのソースに接続するように構成したが、電源線VLに直接接続するようにしてもよい。このようにすることによって、上記第1及び第2実施形態と同様の効果を得ることができる。

[0095]

○上記第1及び第2実施形態では、画素回路20,50に具体化して好適な効果を得たが、有機EL素子21以外の例えばLEDやFED等の発光素子のような電流駆動素子を駆動する画素回路に具体化してもよい。RAM等の記憶装置に具体化してもよい。

[0096]

○上記第1及び第2実施形態では、画素回路20,50の電流駆動素子として

有機EL素子21について具体化したが、無機EL素子に具体化してもよい。つまり、無機EL素子からなる無機ELディスプレイに応用しても良い。

[0097]

○上記第1及び第2実施形態では、1色からなる有機EL素子21の画素回路 20を設けた有機ELディスプレイ10であったが、赤色、緑色及び青色の3色 の有機EL素子21に対して各色用の画素回路20,50を設けたELディスプ レイに応用しても良い。

【図面の簡単な説明】

- 【図1】 第1実施形態の有機ELディスプレイの回路構成を示すブロック 回路図である。
- 【図2】 表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
 - 【図3】 第1実施形態の画素回路の回路図である。
- 【図4】 第1実施形態の画素回路の動作を説明するためのタイミングチャートである。
 - 【図5】 第2実施形態の画素回路の回路図である。
- 【図 6 】 第 2 実施形態の画素回路の動作を説明するためのタイミングチャートである。
- 【図7】 第3実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
 - 【図8】 別例を説明するための画素回路のタイミングチャートである。
 - 【図9】 別例を説明するための画素回路のタイミングチャートである。


【符号の説明】

Co, C1…容量素子としての保持キャパシタ、Qct…第2のトランジスタとしての調整用トランジスタ、Qd…第1のトランジスタとしての駆動トランジスタ、Qsw…スイッチングトランジスタ、SCn1, SCn2, SCn3…選択信号としての第1、第2及び第3の走査信号、Yn…走査線、Xm…データ線、20、50…画素回路、21…電気光学素子としての有機EL素子。


【書類名】

図面


【図1】




【図2】




【図3】







【図5】




【図6】




【図7】





【図9】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置の駆動方法及び電子機器を提供する。

【解決手段】 駆動トランジスタQdのドレインとゲートとの間に、同駆動トランジスタQdのドレインとゲートとの電気的接続を制御するリセットトランジスタQrstを備えた画素回路20を表示パネル部上にマトリクス状に配置した。そして、そのマトリクス状に配置された画素回路20を走査線を介して走査線駆動回路に電気的に接続した。そして、前記走査線駆動回路は、前記制御回路から供給される走査線制御信号に応じて第1の走査線Y1に接続された画素回路20から順次前記リセットトランジスタQrstをオン状態してリセットした後、有機EL素子21を発光させるようにした。

【選択図】 図3

特願2003-033666

- pt -

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社

.

.

/